Intels Ponte Vecchio und AMDs Zen 3 zeigen das Versprechen fortschrittlicher Halbleiter-Packaging-Technologie

Intel und AMD diskutierten diese Woche auf der International Solid State Circuits Conference über einige ihrer fortschrittlichsten Chipdesigns und hoben die Rolle hervor, die fortschrittliche Verpackungen in ihren zukünftigen High-End-Chipprodukten spielen. In beiden Fällen stammen die beeindruckenden neuen Leistungsfähigkeiten aus modularen Ansätzen, die Bausteine ​​kombinieren, die in verschiedenen Fabriken mit unterschiedlichen Herstellungsprozessen hergestellt werden. Es veranschaulicht das enorme Potenzial des Chip-Packaging in der Zukunft der Halbleiterinnovation.

Intels Zielmarkt für Ponte Vecchio ist ein Hochleistungsmodul, das in große Rechenzentrumssysteme eingebaut werden soll. Es ist eine Grafikverarbeitungseinheit (GPU) und wurde für Anwendungen in den Bereichen künstliche Intelligenz, maschinelles Lernen und Computergrafik entwickelt. Es ist nach der mittelalterlichen Steinbrücke benannt, die die Piazza della Signoria auf der einen Seite des Flusses Arno in Florenz, Italien, mit dem Pallazzo Pitti auf der anderen Seite verbindet. Einer der Höhepunkte des Designs ist, wie es eine Vielzahl spezialisierter Chiplets verbindet – integrierte Schaltungsbausteine, die zu kompletten Systemen kombiniert werden sollen.

Ponte Vecchio verwendet acht „Kacheln“, die mit dem fortschrittlichsten 5-nm-Prozess der Taiwan Semiconductor Manufacturing Company (TSMC) hergestellt werden. Jede Kachel hat acht „X^e”-Kerne, und jeder der acht Kerne wiederum verfügt über acht Vektor- und acht spezialisierte Matrix-Engines. Die Kacheln werden auf einer „Basiskachel“ platziert, die sie mit einem riesigen Switch-Fabric mit dem Gedächtnis und der Außenwelt verbindet. Diese Basiskachel wird unter Verwendung des „Intel 7“-Prozesses des Unternehmens hergestellt, was ein neuer Name für den verbesserten 10-nm-SuperFin-Fertigungsprozess des Unternehmens ist. Es gibt auch ein Hochleistungsspeichersystem namens „RAMBO“, das für Random Access Memory, Bandwidth Optimized steht, das auf einer Basiskachel mit Intel 7 Foveros-Verbindungstechnologie aufgebaut wurde. Viele andere Bausteine ​​sind ebenfalls integriert.

Das Design von Ponte Vecchio ist eine Fallstudie zur heterogenen Integration – es kombiniert 63 verschiedene Kacheln (47 für Rechenfunktionen und 16 für das Wärmemanagement) mit insgesamt über 100 Milliarden Transistoren in einem einzigen Gehäuse, das 77.5 x 62.5 mm (ca 3 Zoll). Es ist noch gar nicht so lange her, dass so viel Rechenleistung ein Lager füllte und einen eigenen Anschluss an das Stromnetz erforderte. Die technischen Herausforderungen bei einem solchen Design sind zahlreich:

Verbinden aller Teile. Designer brauchen eine Möglichkeit, Signale zwischen all den unterschiedlichen Chips zu verschieben. Früher geschah dies mit Drähten oder Leiterbahnen auf Leiterplatten, und Chips wurden durch Löten auf den Platinen befestigt. Aber das ging schon lange zu Ende, als die Anzahl der Signale und die Geschwindigkeit zunahmen. Wenn Sie alles in einen einzigen Chip packen, können Sie sie im hinteren Ende des Herstellungsprozesses mit Metallspuren verbinden. Wenn Sie mehrere Chips verwenden möchten, benötigen Sie viele Verbindungsstifte und möchten, dass die Verbindungswege kurz sind. Intel verwendet zwei Technologien, um dies zu unterstützen. Das erste ist seine „Embedded Multi-Die Interconnect Bridge“ (EMIB), die aus einem kleinen Stück Silizium besteht, das Hunderte oder Tausende von Verbindungen gleichzeitig bereitstellen kann, und das zweite ist zuerst seine Foveros Chip-to-Chip-Stacking-Technologie in seinem Lakefield Mobilprozessor verwendet.

Stellen Sie sicher, dass alle Teile synchronisiert sind. Sobald Sie viele unterschiedliche Teile verbunden haben, müssen Sie sicherstellen, dass alle Teile synchron miteinander sprechen können. Dies bedeutet normalerweise, dass ein als Takt bezeichnetes Zeitsignal verteilt wird, damit alle Chips im Gleichschritt arbeiten können. Dies stellt sich als nicht trivial heraus, da die Signale dazu neigen, verzerrt zu werden, und die Umgebung sehr laut ist und viele Signale herumhüpfen. Jede Compute-Kachel hat beispielsweise mehr als 7,000 Verbindungen auf einer Fläche von 40 Quadratmillimetern, das ist also eine Menge, die synchron gehalten werden muss.

Hitze managen. Die modularen Fliesen benötigen jeweils viel Strom, und es ist eine große Herausforderung, ihn gleichmäßig über die gesamte Oberfläche zu liefern und gleichzeitig die erzeugte Wärme abzuführen. Speicherchips werden seit einiger Zeit gestapelt, aber die erzeugte Wärme ist ziemlich gleichmäßig verteilt. Prozessorchips oder -kacheln können je nach Auslastung Hotspots aufweisen, und das Wärmemanagement in einem 3D-Chipstapel ist nicht einfach. Intel verwendete einen Metallisierungsprozess für die Rückseiten von Chips und integrierte diese mit Wärmeverteilern, um die prognostizierten 600 Watt zu bewältigen, die vom Ponte Vecchio-System erzeugt werden.

Erste Laborergebnisse, die Intel berichtete, enthielten eine Leistung von >45 Teraflops. Der Aurora-Supercomputer, der in den Argonne National Laboratories gebaut wird, wird mehr als 54,000 Ponte Vecchios zusammen mit mehr als 18,000 Xeon-Prozessoren der nächsten Generation verwenden. Aurora hat eine angestrebte Spitzenleistung von über 2 Exaflops, was 1,000-mal mehr ist als eine Teraflop-Maschine. Mitte der 1990er Jahre, als ich im Supercomputer-Geschäft tätig war, war eine Ein-Teraflop-Maschine ein 100-Millionen-Dollar-Wissenschaftsprojekt.

AMDs Zen 3

AMD sprach über seinen Zen 3-Mikroprozessorkern der zweiten Generation, der auf dem 7-nm-Prozess von TSMC basiert. Dieser Mikroprozessorkern wurde für den Einsatz in allen Marktsegmenten von AMD entwickelt, von stromsparenden Mobilgeräten, Desktop-Computern bis hin zu den leistungsstärksten Rechenzentrumsservern. Der zentrale Grundsatz dieser Strategie bestand darin, seinen Zen 3-Kern mit unterstützenden Funktionen als „Kernkomplex“ auf einem einzigen Chiplet zu verpacken, das ähnlich wie die Kacheln von Intel als modulare Bausteine ​​diente. So könnten sie acht Chiplets für einen Hochleistungs-Desktop oder -Server zusammenpacken oder vier Chiplets für ein preiswertes System, wie ein billiges Heimsystem, das ich kaufen könnte. AMD stapelt Chips auch vertikal, indem es sogenannte Through-Silicon-Vias (TSVs) verwendet, eine Möglichkeit, mehrere übereinander angeordnete Chips zu verbinden. Es könnte auch zwei bis acht dieser Chiplets mit einem Server-Die kombinieren, der in einem 12-nm-Prozess von GlobalFoundries hergestellt wurde, um seinen 3^rd Generation EPYC-Serverchips.

Die große Chance, die Ponte Vecchio und Zen 3 hervorheben, ist die Möglichkeit, Chips, die mit unterschiedlichen Verfahren hergestellt wurden, zu mischen und aufeinander abzustimmen. Im Fall von Intel umfasste dies Teile, die sowohl mit eigenen als auch mit den fortschrittlichsten Prozessen von TSMC hergestellt wurden. AMD könnte Teile von TSMC und GlobalFoundries kombinieren. Ein großer Vorteil des Verbindens kleinerer Chiplets oder Kacheln, anstatt nur einen großen Chip zu bauen, besteht darin, dass die kleineren eine bessere Herstellungsausbeute haben und daher weniger kostspielig sind. Sie können auch neue Chiplets mit älteren bewährten kombinieren, von denen Sie wissen, dass sie gut sind oder die in einem kostengünstigeren Verfahren hergestellt werden.

Sowohl das AMD- als auch das Intel-Design sind technisch Tour de Force. Zweifellos stehen sie für eine Menge harter Arbeit und Lernen und bedeuten enorme Investitionen an Ressourcen. Aber so wie IBM in den 360er Jahren modulare Subsysteme in seinem Mainframe System/1960 einführte und Personal Computer in den 1980er Jahren modular wurden, kündigte die modulare Partitionierung von Silizium-Mikrosystemen, wie sie durch diese beiden Designs veranschaulicht und durch fortschrittliche Chip-Packaging ermöglicht wird, einen bedeutenden Technologiewandel an. Zugegeben, viele der hier gezeigten Fähigkeiten sind für die meisten Start-ups immer noch unerreichbar, aber wir können uns vorstellen, dass die Technologie, wenn sie zugänglicher wird, eine Welle von Mix-and-Match-Innovationen auslösen wird.